Lataa esitys
Esittely latautuu. Ole hyvä ja odota
JulkaistuHannes Ahola Muutettu yli 9 vuotta sitten
1
SoPC-oppimis- ja suunnitteluympäristö Pekka Rantala 11.12.2007
2
Muutama termi • SoPC = System on Programmable Chip • FPGA = Field Programmable Gate Array • Stratix II = Alteran yksi FPGA-piiri (–perhe) • NIOS II = Alteran softaprosessori • VHDL =... Hardware Description Language • IP = Intelligent Property
3
FPGA-piiri sisältä • 15,600 to 179,400 equivalent logic elements (LEs) (= ALMs x 2,5) • Up to 9 Mbits of on-chip RAM • Up to 1,170 user I/O pins
4
ALM, Adaptive Logic Module
5
FPGA-piiriFPGA-kehityskortti Piiri, jonka toiminnot voidaan määrittää ohjelmoimalla Altera Nios II Development Kit Stratix II Edition
6
FPGA-piirin suunnitteluympäristö ohjelmointi
7
FPGA-piirin suunnittelun vaiheet FPGA -piiri Lohkokuva (Piirikaavio) CPU (Nios II) SOPC Builder VHDL-kielinen kuvaus+simulointi C/C++ -koodi.elf.sof ModelSim ohjelmointi Quartus II Nios II IDE synteesi + …
8
Kokonaisuus jaetaan toiminnallisiin lohkoihin Lohkojen kuvaustavat: - VHDL - Piirikaaviosymbolit - Megafunktiot - IP-lohkot - …
9
Toiminnan kuvaus VHDL-kielellä • Voidaan tehdä suoraan Quartuksessa • Parempi ympäristö kuitenkin Modelsim – monipuolisemmat simulointimahdollisuudet
10
VHDL-esimerkki
11
VHDL-simulointiesimerkki
12
Toiminnan kuvaus toiminnallisilla lohkoilla Quartuksessa käytettävissä useita eri tapoja – yksinkertaiset piirikaaviosymbolit, esim. 74-sarjan piirit – megafunktiot – NIOS II -keskusyksikkö – kaupalliset IP-lohkot Megafunktio on Alteran tarjoama ”puolivalmiste”, jonka voi muokata parametrien avulla tarpeidensa mukaiseksi
17
SOPC Builder –työkalu Nios II CPU:lle
18
Nios II -vaihtoehdot: economy, standard, full
20
Kokonaisuuden osat on kuvattu eri tavoilla • VHDL-kuvaukset Modelsimillä • ”standardi” lohkot megafunktioina • Nios II –CPU SOPC Builderilla
21
Nios II –CPU:lle tehdään C/C++ -ohjelma Quartuksessa mukana oleva ohjelman editori + kääntäjä
22
Lohkojen näkymin Quartuksen lohkokuvana
23
Lohkojen toteutuksen tarkastelu, esim tilakone
24
Koko suunnitteluprosessin työvaiheet
25
Suunnitelman sijoittaminen piirille, pinnien liittäminen
26
Suunnitelman sijoittuminen FPGA:lle Tyhjä piiri Demokytkentä piirillä Nios II:n osuus piirillä
27
Suunnitelmaa voi tarkastella FPGA:n pinnalta ALMin (= Adaptive Logic Module) tarkkuudella
28
Loppusanat • mahdollisuuksia on valtavasti • tässä ei ole ollut esillä DSP-ominaisuuksia • perinteinen softa / kovo -raja hämärtyy Lähteet • www.altera.com • Quartus II ja Modelsim-ohjelmat Pekka Rantala 11.12.2007
Samankaltaiset esitykset
© 2024 SlidePlayer.fi Inc.
All rights reserved.